生活資訊分享

【硬體指南】從 IC 測試程式到系統實務：解密桌機與筆電的待機電源架構 DEVELOPMENT & SYSTEM // 開發與系統對接 一、為什麼需要了解待機電源架構？ 在撰寫 IC 的測試程式（Test Program）時，上電順序（Power-up Sequence / Power-on Sequence）永遠是開發初期最關鍵的課題之一。不論是測試哪一種控制晶片，數位與類比腳位的供電順序如果沒寫好，輕則觸發 Latch-up 導致晶片燒毀，重則讓邏輯判斷陷入死鎖（Deadlock）。 在測試治具（Load Board）上，我們可以透過 ATE 測試機台的電儀表，精準控制每一路電源的升壓時間與延遲（Delay）。但是，當這顆晶片（例如 Super I/O 或 EC）被實際打在主機板上時，在沒有測試機台介入的情況下，它又是如何與整台電腦的電源架構相互配合？當使用者還沒按下開機鍵時，晶片又是如何拿到它的「第一口電」？本篇文章我們就從系統端的視角出發，拆解電腦與筆電在關機狀態下的待機電源機制，看看晶片在真實戰場上是如何完成它的上電時序。 DESKTOP STANDBY // 桌上型電腦待機機制 二、電腦插著電時，主機板上 5VSB 就會有電源輸出？ 是的，沒錯！這就是電腦電源設計中最核心的待命機制（Standby）。只要滿足兩個前提條件： 1. 電源供應器（PSU）插著家用插座（AC 110V/220V） 、 2. 電源供應器後方的物理開關是切在「I」（開啟）的位置 。此時，即便你完全沒有按下電腦機殼上的開機鍵，電源供應器就已經開始源源不絕地輸出 +5VSB（5V Standby，待機電源）給主機板了。 ● 桌機待機上電流程： ...

【硬體指南】晶片級硬體指南：主機板 Super I/O 的電源架構與上電時序 HARDWARE OVERVIEW // 硬體架構簡介 一、什麼是 Super I/O 晶片？ 在主機板的電路設計（Schematic）與硬體除錯（Debugging）中，Super I/O（超高速輸入輸出晶片）或 EC（嵌入式控制器）是掌握整張板子生死存亡的關鍵節點（如新唐科技 Nuvoton 的 NCT/NPCE 系列）。它不僅負責鍵盤、滑鼠、風扇控制與硬體監控（Hardware Monitor），更在系統開機的觸發鏈（Power-On Sequence）中扮演第一線角色。本篇教學將完整解析 Super I/O 晶片的 5 大電源供電域（含 VCORF）、標準上電時序以及嚴格的電路限制。 POWER DOMAINS // 5 大電源供電域 二、Super I/O 晶片的 5 大電源域 為了滿足「關機待命」、「正常開機」、「拔除電源記憶」以及「精準類比量測」等不同的運作情境，一顆 Super I/O 晶片內部通常會規劃 3 到 5 組獨立的電源輸入（VDD / VCC）或輸出引腳： 1. 待機電源 — 3VSB / VSBY / 3V_STB 功能： 負責主機板待機狀態（S5 關機、S3 睡眠）時的基礎運作。因為 I/O 晶片必須時時刻刻偵測開機按鈕（Power Button）、網路喚醒（WOL）等訊號，因此只要插上電源線，這組電源就必須維持有電。 電壓： 通常為 3.3V Standby（由系統的 +5VSB 經主機板 LDO 降壓而來）。 2. 內部核心濾波點 — VCORF (VCC CORE Filter) 功能： 這是最容...

【IC測試教學】閂鎖效應（Latch-up）是什麼？為什麼它會讓晶片瞬間燒毀？ CONCEPT OVERVIEW // 認識閂鎖效應 一、什麼是閂鎖效應（Latch-up）？ 如果把一顆 IC（晶片）想像成一棟智慧大樓，裡面有無數個電子開關，平常都按照指令開開關關，井然有序地運作。然而，有一種非常經典、也是半導體工程師最害怕的故障，叫做 閂鎖效應（Latch-up） 。它最大的特徵就是： 一旦發生，晶片會自己持續導通、大量耗電，而且不聽任何控制指令。 ANALOGY EXPLANATION // 用「聲控水龍頭」來理解 Latch-up 二、用生活化例子理解 Latch-up 的行為 ● 正常情況 vs 故障發生 想像家裡裝了一個智慧聲控水龍頭： 正常情況： 你說「開」，水龍頭開始出水；你再說「關」，水立刻停止。所有動作都受到你的控制。 Latch-up 發生時： 某一天，旁邊突然有人放了一顆超大的鞭炮（代表：靜電放電 ESD、外部突波、電壓異常、不正確的上電順序、過大的輸入訊號）。巨大的衝擊讓水龍頭內部的彈簧卡住了，結果水龍頭一直保持「全開」，即使你一直喊「關！」它也完全沒有反應，因為控制機構已經失效了。 正常電子電路需要控制訊號才能導通。但是 Latch-up 發生後，晶片裡面突然形成了一條 自己維持自己的導電通道 。就像一旦點燃了一把火，這把火又一直點燃自己，不需要任何外部命令。因此電流會一直流，而且通常越流越大。 ● 為什麼叫「Latch」？為什麼晶片會燒掉？ Latch 的英...

【失效分析】MCU／Mixed-Signal IC 中 AVDD 已上電、VDD 未上電的風險解析 RISK OVERVIEW // 晶片內部結構與風險 一、 為什麼 AVDD 有電、VDD 沒電會有危險？ 在 MCU、ADC、DAC、SoC 或其他混合訊號積體電路（Mixed-Signal IC）中，AVDD（類比電源）與 VDD（數位電源）雖然在系統設計上屬於不同的電源域（Power Domain），但在晶片內部並不是完全孤立的。 晶片內部為了實現訊號傳遞、靜電防護與製程共用，存在許多跨接的物理結構： 主動與保護元件： ESD 保護二極體（ESD Diode）、電源鉗位電路（Power Clamp）、準位轉換器（Level Shifter）、隔離單元（Isolation Cell）。 寄生與製程結構： MOSFET 的寄生體二極體（Body Diode）、矽基板（Substrate）、井結構（N-Well / P-Well）、防護環（Guard Ring）。 共用電路： 偏壓產生器（Bias Generator）、能隙參考電壓（Bandgap Reference）、上電復位電路（POR, Power-On Reset）。 核心觀念： AVDD 與 VDD 並非兩座完全獨立的孤島。當其中一個電源域已上電，而另一個仍為 0V（或浮空）時，這些內部路徑就會因為壓差而產生非預期的電流流動。 MECHANISM A // 反向供電效應 二、 關鍵的第一步：Back Power（反向供電） 很多工程師在探討這個問題時，常直覺地說「因為寄生二極體導通了」。...

晶片退貨常見死因：全面拆解 EOS（電氣過應力）的明槍與暗箭 DEFINITION & COMPARISON // 概念與特徵對比 一、 什麼是 EOS？ 在半導體與積體電路（IC）領域，不論是產品工程師（PE）、測試工程師（TE）還是品質保證（QA）專家，在處理失效分析（FA, Failure Analysis）報告時， EOS 絕對是最常遇到、也最容易引發各方論戰的專有名詞。 EOS 是 Electrical Overstress 的縮寫，中文稱為 「電氣過應力」 。簡單來說，這代表晶片承受了超過其設計極限的電流、電壓或功率。晶片內部脆弱的微型電路因為禁不起這股強大能量的衝擊，瞬間產生高熱而活生生被「燒毀」了。你可以把它想像成晶片內部發生了一場嚴重的「火災」或「走火短路」，在晶片內部（Silicon Die）通常會留下非常粗暴且明顯的熔化痕跡。 ● EOS 與 ESD 有何不同？ 在失效分析中，EOS 常與 ESD（靜電放電） 被拿來對比，但兩者的物理能量與破壞力截然不同： 特性 ESD (靜電放電) EOS (電氣過應力) 能量特徵 電壓極高，但電流微弱、時間極短（奈秒級 ns） 電壓不一定極高，但持續時間長、電流大、能量高 受損痕跡 ...

【半導體入門】什麼是 OSAT？一文看懂半導體委外封測的核心與全球大咖 DEFINING OSAT // 什麼是 OSAT？ 一、名字怎麼來的？ OSAT 的英文全稱是： Outsourced Semiconductor Assembly and Test 。拆開來看，意思非常直覺： Outsourced： 外包 / 委外 Semiconductor： 半導體 Assembly： 封裝（把晶片包裝保護起來） Test： 測試（檢查晶片會不會亮、有沒有壞） 簡單來說，OSAT 就是 「專門幫別人做晶片封裝和測試的代工廠」 （俗稱封測廠）。 INDUSTRY POSITION // 產業供應鏈定位 二、他們在晶片生產線的哪個位置？ 晶片從設計到做好，就像蓋房子一樣是分工合作的。OSAT 負責的是最後一關（後段製程）： IC 設計公司（如：聯發科、高通）： 負責畫設計圖，自己沒有工廠。 晶圓代工廠（如：台積電）： 負責把設計圖印到晶圓上（前段製程）。 OSAT 廠（如：日月光）： 負責把做好的晶圓切開、包起來並測試，過關了才出貨。 CORE SERVICES // 兩大核心服務 三、OSAT 到底在做什麼？ 晶圓代工廠...