【IC測試教學】閂鎖效應（Latch-up）是什麼？為什麼它會讓晶片瞬間燒毀？
【IC測試教學】閂鎖效應（Latch-up）是什麼？為什麼它會讓晶片瞬間燒毀？
一、什麼是閂鎖效應（Latch-up）？
如果把一顆 IC（晶片）想像成一棟智慧大樓，裡面有無數個電子開關，平常都按照指令開開關關，井然有序地運作。然而，有一種非常經典、也是半導體工程師最害怕的故障，叫做 閂鎖效應（Latch-up）。它最大的特徵就是：一旦發生，晶片會自己持續導通、大量耗電，而且不聽任何控制指令。
二、用生活化例子理解 Latch-up 的行為
● 正常情況 vs 故障發生
想像家裡裝了一個智慧聲控水龍頭：
- 正常情況：你說「開」，水龍頭開始出水；你再說「關」，水立刻停止。所有動作都受到你的控制。
- Latch-up 發生時：某一天，旁邊突然有人放了一顆超大的鞭炮（代表：靜電放電 ESD、外部突波、電壓異常、不正確的上電順序、過大的輸入訊號）。巨大的衝擊讓水龍頭內部的彈簧卡住了，結果水龍頭一直保持「全開」，即使你一直喊「關！」它也完全沒有反應，因為控制機構已經失效了。
正常電子電路需要控制訊號才能導通。但是 Latch-up 發生後，晶片裡面突然形成了一條自己維持自己的導電通道。就像一旦點燃了一把火，這把火又一直點燃自己，不需要任何外部命令。因此電流會一直流，而且通常越流越大。
● 為什麼叫「Latch」？為什麼晶片會燒掉？
Latch 的英文意思就是：鎖住、卡住、扣住（也有人形容是卡死、鎖死、Locked ON）。因此，Latch-up 可以理解成晶片內部某個開關被「鎖死在導通狀態」，所以中文才翻譯成閂鎖效應。
電流越大，熱就越多。根據焦耳定律：$$功率 = 電壓 \times 電流 (P = V \times I)$$ 如果原本只流幾毫安培（mA），Latch-up 後可能瞬間變成幾百毫安培（mA）甚至數安培（A）。這些電流全部集中在晶片非常細小的金屬線路內，結果就是：溫度急速上升、金屬熔化、接面燒毀、永久失效。有些晶片甚至不到一秒就可能報廢。
正常情況下，轉一下鑰匙，馬達帶動引擎，發動後馬達就停止。但如果啟動馬達卡住了，它就一直轉，即使你放開鑰匙它還是不停，最後導致電瓶耗光、馬達燒掉、電線過熱。這就是一種很像 Latch-up 的概念。
● 唯一解決方法：切斷電源（Power Off）
當 Latch-up 已經形成時，一般控制訊號都沒有用了。就像你一直對壞掉的聲控水龍頭喊「關！」沒有任何效果。唯一的方法就是直接去關總水閥。對 IC 而言，就是完全切斷電源（Power Off）。
當電流歸零後，內部的鎖定狀態才會解除。重新上電，晶片才有可能恢復正常。（注意：如果在切斷電源前，過大的電流已經造成內部損傷，即使重新上電，晶片也可能已經永久損壞。）
三、真正發生 Latch-up 時，原因與預防
● 常見觸發原因：
- 靜電放電（ESD）：人體或設備帶電，瞬間放電到晶片。
- 外部電壓突波（EOS）：雷擊、電源切換或感性負載產生的高電壓。
- 輸入腳位電壓超過規格：當 IC 尚未上電，卻有外部訊號先輸入（例如 AVDD 已上電但 VDD 尚未上電），可能經由保護二極體注入電流，觸發 Latch-up。
- 電源上電／掉電順序錯誤（Power Sequencing）：多電源系統若未依規定順序供電，容易造成異常偏壓。
- 過大的注入電流（Injection Current）：從 I/O 腳灌入超過資料手冊限制的電流。
● 半導體工程師的預防對策：
- 設計符合規範的 ESD 保護電路。
- 遵守晶片要求的 Power Sequence（上電／下電順序）。
- 確保任何 I/O 腳位的電壓，不超過資料手冊規定範圍。
- 在外部介面加入限流電阻、TVS 保護元件或其他過壓保護。
- 依照 JEDEC Latch-up 測試規範驗證產品抗閂鎖能力。
💡 工程師必備觀念：ESD、EOS 與 Latch-up 的差別
很多人會把這三者混為一談，但它們其實是不同的概念：
- ESD：像被電了一下，是一個「事件」（瞬間放電）。
- EOS：像持續施加過高的電壓或電流，是一種「異常電氣應力」。
- Latch-up：是晶片內部被觸發後形成的「自我維持導通狀態」，常由 ESD、EOS、錯誤上電順序或 I/O 過壓等因素引發。
也就是說，ESD 或 EOS 是「可能的原因」，而 Latch-up 是「可能造成的後果之一」；一旦形成 Latch-up，若沒有及時切斷電源，就可能因持續的大電流而導致晶片永久燒毀。
💡 一句话總結：Latch-up 就像一個原本受控制的開關，因受到異常刺激而「卡死在導通狀態」，形成持續的大電流迴路。若不立即切斷電源，可能因過熱而造成晶片永久損壞。
留言
張貼留言