半導體測試領域常見名詞、縮寫與專業術語索引
半導體測試領域常見名詞、縮寫與專業術語索引
本頁面專注於 半導體測試 (Semiconductor Testing) 專業術語與常用縮寫索引。涵蓋晶圓與成品測試 (CP/FT)、測試設備 (ATE/Prober)、封裝測試介面 (Probe Card/Socket) 與品質可靠度分析 (Burn-in/Yield)，協助您快速檢索與掌握封測領域核心知識。
📌 建議善用搜尋框或快捷鍵（Ctrl + F）檢索專業術語
|
🔄 內容自動與部落格 半導體測試名詞 標籤同步
⏳ 資料載入中，請稍候...
一、 測試階段與類別 (Testing Stages & Types)
CP / FT (Chip Probing & Final Test)
晶圓測試 (Die Testing) 與 IC 封裝完成後的最終成品電性功能測試。
測試階段WAT / SLT (Wafer Acceptance & System Level Test)
晶圓可接受性測試 (Test Key 評估) 與真實軟硬體環境的系統級測試。
特種測試二、 測試設備與介面 (Equipment & Interfaces)
ATE / Prober / Handler
自動測試設備 (Tester)、晶圓點針台 (Prober) 與 IC 分選機 (Handler)。
機台設備Probe Card / Test Socket
探針卡 (MEMS/Vertical/Cobra) 與 FT 測試座 (Socket/Load Board)。
測試介面三、 可測試性設計與架構 (DFT & Test Architecture)
DFT / BIST (Built-In Self-Test)
可測試性設計與晶片內部自我測試邏輯 (MBIST / LBIST)。
電路設計JTAG / Boundary Scan
IEEE 1149.1 標準測試介面埠與晶片邊緣掃描測試技術。
測試通訊四、 良率與品質可靠度 (Yield & Reliability)
Burn-In / HTOL
預燒/高溫老化測試與高溫運作壽命試驗，加速淘汰早期失效品。
可靠度分析Yield / Wafer Map / Binning
良率分析、晶圓圖（點陣圖）與測試結果分類 (Hard Bin / Soft Bin)。
資料分析
留言
張貼留言