‹ 返回半導體測試名詞總頁

【半導體測試名詞】SBL ： 統計不良分類管制界限

📅 發布日期：2026-09-13 🏷️ 分類：統計製程管制 (SPC) 測試良率與異常卡關

💡 專有名詞速查卡

英文名稱	Statistical Bin Limits
中文名稱	統計不良分類管制界限 / 統計 Bin 界限卡關
縮寫 / 別稱	SBL（常與 SYL、Binning 機制搭配）
實務關鍵指標	Fail Bin Count / Percentage, Control Limit (UCL), SYL (System Yield Limit), Hold Lot Rate

【一句話搞懂】利用統計學預先設定單一特定不良類別（Fail Bin）的數量或比例上限，一旦測試中該 Fail Bin 數量超標便立即進行「自動卡關（Hold Lot）」，防止批量不良擴大。

一、 白話科普：生活比喻與重要性

為了讓非業界人士輕鬆理解，我們可以將這個技術概念對照到日常生活經驗中：

💡 生活經驗比喻

這就像食品廠的「特定瑕疵警報器」。假設一箱蘋果總良率有 95%（整體合格），但檢驗員發現壞掉的 5% 竟然「全都是因為蟲蛀」而不是碰撞傷。雖然總合格率過關，但「蟲蛀（特定 Bin）」的比例已經異常偏高，系統會立刻暫停產線，調查是否整批果園都遭到了蟲害。SBL 就是針對特定瑕疵項目設定的警報開關。

❓ 為什麼需要它？

在半導體測試中，有時整片晶圓的總良率看似正常，但某個特定測試項目（如某個 Pin 腳短路或特定記憶體區塊損壞）的不良數量卻異常集中。這通常代表探針卡針腳撞歪、測試座 Socket 污染或前端製程發生單一特定缺陷。如果只看總良率而沒設定 SBL，設備就會繼續生產，導致數以萬計的晶片被連續砸壞或產生隱性瑕疵。

二、 半導體測試實務應用

在實際產線與測試工程領域中，具體的架構與應用細節如下：

維度 / 項目	測試實務說明
測試流程與階段	廣泛應用於 CP (Wafer Sort) 晶圓點測與 FT (Final Test) 成品測試產線，為 SPC（統計製程管制）自動化卡關的核心機制之一。
對應設備與介面	整合於 ATE 測試程式（Test Program）邏輯、機台 Operating System (如 IG-XL, SmarTest) 以及晶圓廠/封測廠的 MES (製造執行系統) 與 SPC 資料庫。
主要測試項目	針對特定的 Hard Bin（如 Bin 2: OS Fail、Bin 3: Leakage Fail）與 Soft Bin（特定功能測項失敗）計算數量與累積比例。
廠內實務應用情境	當測試機台測到某個 Fail Bin 的累積數量達到 SBL 管制上限（如 Continuity Fail 連續超過 10 顆）時，測試軟體會立即觸發 Alarm 並自動 Hold Lot（暫停生產），提示工程師清針、檢查 Probe Card/Socket 或確認軟體異常。

三、 重點整理快速複習

• 核心定義： SBL 是運用統計學原理，針對單一特定 Fail Bin 的不良數量或比例所設定的管制界限。
• 關鍵作用： 實現測試自動化防呆與卡關（Hold Lot），防止因介面受損（如卡針/Socket損壞）或製程異常造成批量損害。
• 工程指標： 設定上需考量歷史統計平均（Mean）與標準差（3 Sigma），並與管制總良率的 SYL（System Yield Limit）搭配使用。
• 常見關聯： SBL 触發時通常需要工程師執行 Diagnostic、Re-test 驗證，並確認測試介面狀況後方可解鎖（Release）批次。

‹ 返回半導體測試名詞總頁