‹ 返回半導體測試名詞總頁

【半導體測試名詞】SOC ： 系統單晶片

📅 發布日期：2026-09-13 🏷️ 分類：晶片架構與測試 ATE與測試系統

💡 專有名詞速查卡

英文名稱	System on a Chip
中文名稱	系統單晶片
縮寫 / 別稱	SoC、單片系統
實務關鍵指標	Scan Chain 涵蓋率、DFT 設計、多電源域 (Power Domain)、混合訊號測試、Test Time (測試時間)

【一句話搞懂】SoC 是將中央處理器 (CPU)、圖形處理器 (GPU)、記憶體與無線通訊等多個系統模組，高度整合在單一矽晶片上的超大規模積體電路。

一、 白話科普：生活比喻與重要性

為了讓非業界人士輕鬆理解，我們可以將這個技術概念對照到日常生活經驗中：

💡 生活經驗比喻

傳統的電腦主板就像是「一條美食街」，裡面有獨立的快吵店（CPU）、甜點店（記憶體）與飲料店（顯卡），彼此之間需要走很長的通道互相傳送餐點。而 SoC 則像是一間「全能高級複合式餐廳」，把廚房、吧檯、甜點區全部縮小包在同一個房間裡，不僅大大節省了空間，餐點傳送速度（訊號傳輸）也變得極快且省電。

❓ 為什麼需要它？

現代智慧型手機、穿戴裝置與電動車要求極高的輕薄度與低功耗。如果繼續使用傳統多晶片組合，電路板面積會過大且耗電。SoC 解決了體積與功耗痛點，但同時也給測試工程帶來極大挑戰：由於內部整合了數位、類比、RF 與記憶體等多種異質區塊，只要其中任何一個小模組損壞，整顆昂貴的晶片就必須報廢。

二、 半導體測試實務應用

在實際產線與測試工程領域中，具體的架構與應用細節如下：

維度 / 項目	測試實務說明
測試流程與階段	晶圓階段的 Wafer Sort (CP) 與封裝後的 Final Test (FT)，若包含高速邏輯更常延伸至 System Level Test (SLT)。
對應設備與介面	SoC 級高階 ATE 測試機（如 Teradyne UltraFLEX、Advantest V93000）、垂直式探針卡 (Vertical Probe Card)、高腳數測試座 (High-Pin-Count Test Socket)。
主要測試項目	SCAN/ATPG 邏輯測試、MBIST (內建記憶體自測)、類比與射頻 (RF) 訊號品質、多電壓域動態功耗 (IDD/IDDQ) 及高速介面 (PCIe, LPDDR) 功能測試。
廠內實務應用情境	1. 依據 DFT (Design for Test) 架構，利用 JTAG 介面進行內部模組的分區隔離測試。 2. 進行多通道併測 (Multisite Testing) 以降低單位晶片測試成本 (Cost of Test)。 3. 配合 Binning 機制進行晶片分級（如 CPU 時脈分級）。

三、 重點整理快速複習

• 核心定義： SoC (System on a Chip) 為將完整的系統功能（計算、通訊、儲存）整合於單一晶片的高集成架構。
• 關鍵作用： 顯著減少電路板面積與功耗，提升系統傳輸效能與產品輕薄度。
• 工程指標： 極度依賴晶片內部的 DFT (Scan, MBIST) 設計來確保故障涵蓋率 (Fault Coverage)，並嚴格控制測試時間 (Test Time)。
• 常見關聯： 混合訊號測試、高階 ATE 機台、SLT 系統級測試、IC 設計端 DFT 團隊協同開發。

‹ 返回半導體測試名詞總頁